据媒体报导，三星选用全盘绕栅极架构（Gate-All-Around FET，GAA）的3纳米制程技能已正式流片，性能上优于台积电的鳍式场效应架构（FinFET）。

　　流片即tape-out，在芯片规划范畴指试出产，当电路规划完结今后，像流水线相同经过一系列工艺过程制作芯片，以供测验之用。

　　报导称，三星在3nm制程的流片进展是与新思科技（Synopsys）协作完结的。依据新思科技布告，其Synopsys Fusion规划渠道加快为GAA架构的出产流程供给高度优化参阅办法，使其在功率和性能上均完结最大化。

　　制程技能的物理规划套件（PDK）已在2019年5月发布，并2020年经过制程技能认证。媒体称，估计此流程使三星3nm GAA结构制程技能用于高性能运算（HPC）、5G、举动和高阶人工智能（AI）使用芯片出产。

　　专家称，比较台积电或英特尔所选用的3nm FinFET架构，在技能性能上，GAA架构的晶体管可以供给比FinFET更好的静电特性，可满意某些栅极宽度的需求。

　　关于场效应晶体管（Field Effect Transistor，FET）来说，决议其功率的一个重要因素便是栅极对通道的操控才能。

　　自英特尔在22纳米节点上初次选用FinFET架构以来，曩昔十年，FinFET一直是半导体器材的干流架构。与开始的平面晶体管比较，与栅极三面触摸的“鳍”所构成的通道更简单操控。

　　可是，尽管“鳍”的三面均受栅极操控，依然有一侧未被触摸。5纳米节点之后，跟着栅极长度缩短，短沟道效应越发显着，FinFET结构现已很难满意晶体管所需的电流驱动和静电操控才能，更多电流经过器材底部无触摸的部分走漏，漏电现象急剧恶化。

　　据Nerissa Draeger博士，GAA架构以纳米薄片替代鳍片，不同于FinFET有必要并排多个鳍片才干进步电流，GAA晶体管只需多笔直堆叠几个纳米薄片并让栅极包裹通道就可以取得更强的载流才能。这使得平等尺度结构下，GAA对通道操控才能强化，尺度进一步微缩更具可能性。

　　跟着芯片技能进步，薄片的宽度和距离也会不断减缩，纳米薄片看起来会更像“纳米线”，则沟道整个外概括都将被栅极彻底包裹，代表栅极对沟道的操控性更好。

　　在2019年的三星晶圆制作论坛上，三星就清晰表明将会在3纳米节点抛弃鳍式结构，转向全盘绕栅极技能。上一年台积电第26届技能研讨会上，台积电也正式宣告将在2纳米节点引进全盘绕栅极技能。

　　而就在6月2日举行的2021年线上技能论坛上，台积电刚刚宣告其3纳米制程估计在2022年投入量产，并表明到那时，3纳米将成为全球最先进的技能。

　　现在，三星和台积电是全球唯二能做到5纳米制程以下的半导体晶圆代工厂，此番一起比赛GAA舞台，较劲意味稠密。

　　三星代工规划技能团队副总裁Sangyun Kim 表明，三星代工是推进下一阶段工业立异的中心。三星将藉由不断发展技能制程，满意专业和广泛商场增加的需求。

　　GAA 晶体管结构标志着制程技能进步的要害转折点，对坚持下一波超大规模立异所需的战略至关重要。

　　新思科技与三星战略协作支撑供给一流技能和解决方案，保证发展趋势连续，以及为半导体工业供给时机。

　　此外，英特尔虽依然受困于7纳米技能，其首席技能官麦克迈克·梅伯里博士也在本年的世界VLSI会议上称，期望英特尔能在5年之内完结GAA晶体管的量产。